新闻  |   论坛  |   博客  |   在线研讨会
FSM的时序优化——输入逻辑预计算和流水化
guilin123 | 2009-12-14 16:16:18    阅读:72039   发布文章

FSM的时序优化——输入逻辑预计算和流水化

1. 跨时钟域同步。对于FPGA的异步输入信号,这是必须的,对于FSM更是如此。因为没有跨时钟域信号的前级驱动时钟特性信息,所以需要在同步器前设置时序约束:false_path。 riple

2. 复杂组合逻辑寄存。增加的一级寄存器会引入一个周期的延时,需要在设计中通过“预计算”考虑进去。这一寄存器的引入,形成了FSM输入逻辑的一级流水。对于该问题,请参考下面的资料。我以后会给出一个例子的。

*博客内容为网友个人发布,仅代表博主个人观点,如有侵权请联系工作人员删除。

参与讨论
登录后参与讨论
推荐文章
最近访客